FPGA

HLS часть 1 . AXIS.

Опубликовано

Vivado HLS (High Level Synthesis) — САПР Xilinx, предназначенная для создания цифровых устройств с применением языков высокого уровня C/C++. Немного про HLS читайте в предыдущей статье. HLS. Часть 0. Протокол AXI-Stream используется, как стандартный интерфейс для соединения IP блоков, которые обмениваются данными. Интерфейс может использоваться для соединения одного главного IP, который генерирует данные, с другим […]